2007年09月22日

設計ミスの事例

ほんに久々にシンセの話題です。
Analog2.0 シンセキットの試作はじわじわと進んでいます。
現在 VCO に着手しておりますが、若干問題につきあたりました。

試作した回路はこんなです。
vco-rev0-wrong.png

さあ、どこが悪いでしょう?これだけでわかったあなた、かなりの達人です。私は気がつきませんでした。わかってりゃまずった設計のまま組み立てないですね。

ヒントはこれです。

vco-rev0-wf-normal.jpg ノコギリ波出力

vco-rev0-wf-clipped.jpg R32 と R33 を絞るとこうなってしまいます。

たてスケールは 2V/div です。なんかクリップしてますね。ちなみにクリップした状態だと IC1 がうんと熱くなります。

そうです、この辺がおかしいですね。
vco-rev0-problem-part.png

R32, 33 を絞ると、Q6 はベース接地回路なので、入力インピーダンスがむちゃ低くオペアンプの出力をみんな吸い込んじゃうんですね。IC1 や Q6 が壊れなくてよかったです。

回路をこんな風に修正したら問題が解決しました。

vco-rev0-fixed.png

教訓:試作品でも製作前のブレッドボードは大事じゃ。忙しくてもせめてシミュレータぐらい使おう。
posted by gan at 03:56| Comment(0) | TrackBack(0) | 製作/VCO | このブログの読者になる | 更新情報をチェックする
この記事へのコメント
コメントを書く
お名前:

メールアドレス:

ホームページアドレス:

コメント:

認証コード: [必須入力]


※画像の中の文字を半角で入力してください。
この記事へのトラックバックURL
http://blog.seesaa.jp/tb/56543329
※言及リンクのないトラックバックは受信されません。

この記事へのトラックバック
×

この広告は1年以上新しい記事の投稿がないブログに表示されております。